数字逻辑

第1章 数制与编码

1.1 数字逻辑概述

1.1.1 数字系统

1.1.2 片上系统

1.2 数制及其转换

1.2.1 十进制

1.2.2 二进制

1.2.3 八进制

1.2.4 十六进制

1.2.5 数制转换

1.3 带符号二进制数的代码表示

1.3.1 机器码与真值

1.3.2 原码

1.3.3 反码

1.3.4 补码

1.3.5 数码运算

1.4 编码

1.4.1 BCD码

1.4.2 格雷码

1.4.3 奇偶检验码

1.4.4 CRC码

1.4.5 ASCII码

小结

习题

第2章 逻辑代数基础

2.1 逻辑代数的基本定理和规则

2.1.1 逻辑代数公理

2.1.2 逻辑代数定理

2.1.3 逻辑代数规则

2.2 逻辑函数的表示方法

2.2.1 逻辑表达式

2.2.2 真值表

2.2.3 逻辑图

2.3 逻辑函数表达形式与变换

2.3.1 积之和

2.3.2 和之积

2.3.3 最小项标准形式

2.3.4 最大项标准形式

2.4 逻辑函数的化简

2.4.1 与或式的化简

2.4.2 或与式的化简

2.5 卡诺图

2.5.1 卡诺图构成

2.5.2 典型卡诺圈

2.5.3 卡诺图化简

2.5.4 无关项的卡诺图表示

2.6 蕴涵法化简逻辑函数

小结

习题

第3章 组合逻辑

3.1 门电路

3.1.1 二极管、三极管门电路

3.1.2 TTL门电路

3.1.3 CMOS门电路

3.2 组合逻辑分析

3.2.1 分析步骤

3.2.2 分析实例

3.3 组合逻辑设计

3.3.1 设计步骤

3.3.2 问题的描述

3.3.3 设计实例

3.3.4 不完全项设计

3.4 组合逻辑电路的险象

3.4.1 险象的产生

3.4.2 险象的判断

3.4.3 险象的解决

3.5 常用的中规模组合逻辑构件的使用

3.5.1 译码器

3.5.2 编码器

3.5.3 多路选择器

3.5.4 比较器

3.5.5 加法器

3.5.6 ALU

小结

习题

第4章 同步时序逻辑

4.1 时序逻辑结构模型

4.1.1 结构模型

4.1.2 时序电路的分类

4.2 触发器

4.2.1 RS触发器

4.2.2 D触发器

4.2.3 JK触发器

4.2.4 T触发器

4.2.5 不同类型时钟触发器间的转换

4.2.6 集成触发器的参数

4.3 同步时序逻辑分析

4.3.1 特性函数

4.3.2 激励表

4.3.3 状态图、状态表

4.3.4 波形图

4.3.5 分析实例

4.4 同步时序逻辑设计

4.4.1 原始状态图和状态表

4.4.2 状态表化简

4.4.3 状态分配

4.4.4 设计实例

4.4.5 不完全状态逻辑设计

4.5 常用的中规模同步时序逻辑构件的使用

4.5.1 寄存器

4.5.2 计数器

小结

习题

第5章 异步时序逻辑

5.1 异步时序逻辑电路的特点

5.1.1 基本概念

5.1.2 分析和设计异步时序电路的几点规定

5.2 脉冲异步时序逻辑分析

5.2.1 分析步骤

5.2.2 分析实例

5.3 脉冲异步时序逻辑设计

5.3.1 设计步骤

5.3.2 设计实例

5.4 常用中规模异步计数器

小结

习题

第6章 脉冲产生电路

6.1 多谐振荡器

6.1.1 TTL环形振荡器

6.1.2 MOS多谐振荡器

6.2 单稳态触发器

6.3 施密特触发器

6.4 555定时器及其应用

6.4.1 555定时器

6.4.2 单稳态触发器

6.4.3 多谐振荡器

6.4.4 施密特振荡器

小结

习题

第7章 数／模与模／数转换电路

7.1 数／模转换电路

7.1.1 权电阻网络DAC

7.1.2 倒T形电阻网络DAC

7.1.3 DAC的主要技术指标

7.1.4 集成DAC举例

7.1.5 DAC转换器应用举例

7.2 模／数转换电路

7.2.1 逐次比较型ADC

7.2.2 双积分型ADC

7.2.3 ADC的主要技术指标

7.2.4 集成ADC举例

7.2.5 ADC应用举例

小结

习题

第8章 编程逻辑

8.1 阵列示意图

8.1.1 ROM

8.1.2 阵列示意图概述

8.2 CPLD

8.2.1 PLA

8.2.2 PAL

8.2.3 GAL

8.2.4 CPLD简介

8.2.5 CPLD编程原理

8.3 FPGA

8.3.1 FPGA编程原理

8.3.2 AheraFPGA典型结构

8.3.3 XilinxFPGA典型结构

8.4 VHDL

8.4.1 VHDL概述

8.4.2 VHDL基本结构

8.4.3 VHDL数据类型与表达式

8.4.4 VHDL基本语句

8.4.5 QuartusII开发环境

8.4.6 组合逻辑设计实例

8.4.7 时序逻辑设计实例

小结

习题

第9章 数字系统综合设计

9.1 设计流程

9.2 七段LED显示

9.2.1 LED显示原理

9.2.2 电路设计

9.2.3 VHDL设计

9.3 交通灯控制

9.3.1 系统需求

9.3.2 状态分析

9.3.3 系统设计

9.3.4 模块VHDL描述

9.3.5 仿真与运行结果

9.4 ADC0804数据采集

9.4.1 ADC0804时序

9.4.2 原理图

9.4.3 VHDL设计

9.5 单周期CPU描述

9.5.1 MIPS处理器概述

9.5.2 指令描述

9.5.3 微结构

9.6 单周期CPU设计

9.6.1 指令执行步骤

9.6.2 取指令（IF）逻辑设计

9.6.3 指令译码（ID）逻辑设计

9.6.4 指令执行（EXE）逻辑设计

9.6.5 存储器访问（MEM）逻辑设计

9.6.6 结果写回（wB）逻辑设计

9.6.7 系统逻辑设计及仿真

小结

习题

附录A逻辑符号对照表

参考文献

《数字逻辑（第二版）/21世纪高等院校计算机专业规划教材》的编写依据普通高等学校电气信息类教学大纲精神，全面系统地阐述了数字电路与逻辑设计的基本理论、基本方法以及现代逻辑设计技术。全书共分9章：数制与编码、逻辑代数基础、组合逻辑、同步时序逻辑、异步时序逻辑、脉冲产生电路、数／模与模／数转换电路、编程逻辑和数字系统综合设计。
　　《数字逻辑（第二版）/21世纪高等院校计算机专业规划教材》的编者为“数字逻辑”省级精品课程的负责人与骨干教师，并有丰富的数字系统设计经验与相关项目工程背景。教材介绍了当今先进的逻辑设计方法与技术，如PLD（可编程逻辑器件）、HDL（硬件描述语言）、SoC（片上系统）、EDA（电子设计自动化）、CPU描述与设计等。
　　《数字逻辑（第二版）/21世纪高等院校计算机专业规划教材》适合作为高校计算机、电子信息、自动化等相关专业教材，以及从事相关领域工程技术人员的参考书。

《数字逻辑（第二版）/21世纪高等院校计算机专业规划教材》全面详尽地论述经典数字逻辑（组合逻辑和时序逻辑）和现代逻辑设计（编程逻辑），共分9章：数制与编码、逻辑代数基础、组合逻辑、同步时序逻辑、异步时序逻辑、脉冲产生电路、数／模与模／数转换电路、编程逻辑和数字系统综合设计。
　　《数字逻辑（第二版）/21世纪高等院校计算机专业规划教材》适合作为高校计算机、电子信息、自动化等相关专业教材，以及从事相关领域工程技术人员的参考书。