高速信令

第1章 绪论1.1 信号完整性分析的走向1.2 高速信号完整性设计的挑战1.3 本书的章节编排参考文献第2章 高速信令基础知识2.1 I／O信令的基本构件2.2 噪声源2.3 抖动的要点与分解2.4 小结参考文献第Ⅰ篇 通道建模与设计第3章 通道建模与设计方法学3.1 通道的设计方法学3.2 通道的建模方法学3.3 用电磁场求解器建模3.4 背板通道建模示例3.5 小结参考文献第4章 网络参数4.1 多导体系统的广义网络参数4.2 构建准确的S参数时域模型4.3 无源性条件4.4 因果性条件4.5 小结参考文献第5章 传输线5.1 传输线理论5.2 前向与后向串扰5.3 传输线的时域仿真5.4 基于测量的传输线建模5.5 片上连线建模5.6 片上、封装及PCB走线之对比5.7 小结参考文献第Ⅱ篇 链路性能分析第6章 通道的电压预算与时序预算6.1 时序预算方程及其分量6.2 光纤通道的双δ模型6.3 构件分量级的时序预算6.4 时序预算方程的缺陷6.5 电压预算方程及其分量6.6 小结参考文献第7章 制造工艺波动建模7.1 田口法简介7.2 DDR DRAM的指令／地址通道示例7.3 背板链路建模示例7.4 小结7.5 本章附录参考文献第8章 链路BER建模与仿真8.1 历史回顾与内容编排8.2 链路BER的统计建模框架8.3 符号间干扰建模8.4 发送器和接收器抖动建模8.5 周期性抖动建模8.6 小结参考文献第9章 快速时域通道仿真技术9.1 快速时域仿真流程综述9.2 快速系统仿真技术9.3 同时开关噪声示例9.4 抖动建模方法对比9.5 最大失真分析9.6 小结参考文献第10章 链路BER分析的时钟模型10.1 独立及公共时钟抖动模型10.2 公共时令方案建模10.3 CDR电路建模10.4 无源通道抖动冲激响应与抖动放大10.5 小结参考文献第Ⅲ篇 电源噪声与抖动第11章 电源完整性工程综述11.1 PDN的设计指标与电源预算11.2 电源预算的分量11.3 电源预算的推导11.4 电源噪声分析方法学11.5 电源噪声分析的步骤11.6 小结参考文献第12章 SSN的建模与仿真12.1 SSN建模中的挑战12.2 信号完整性与电源完整性协同仿真方法学12.3 信号电流回路与电源噪声12.4 其他SSN建模专题12.5 案例分析：民品DDR2 SSN分析12.6 小结参考文献第13章 抑制SSN的编码与信令13.1 数据总线反相编码13.2 基于4b／6b编码的伪差分信令13.3 小结参考文献第14章 电源噪声与抖动表征14.1 电源噪声引起抖动的重要性14.2 PSIJ建模方法学综述14.3 噪声与抖动仿真方法学14.4 案例分析14.5 小结参考文献第15章 衬底噪声引起的抖动15.1 简介15.2 建模技术15.3 测量技术15.4 案例分析15.5 小结参考文献第Ⅳ篇 高 级 专 题第16章 片上链路的测量技术16.1 Shmoo与BER眼图测量16.2 获取信号波形16.3 链路性能的测量与关联16.4 片上电源噪声的测量技术16.5 高级电源完整性测量16.6 小结参考文献第17章 信号调理17.1 单位响应17.2 均衡技术17.3 自适应均衡算法17.4 CDR与均衡自适应的相互作用17.5 基于ADC的接收均衡17.6 对高速线缆均衡的展望17.7 小结参考文献第18章 应用18.1 XDR： 高性能差分存储系统18.2 移动XDR：低功耗差分存储系统18.3 DDR3后的主存储系统18.4 信令系统展望

作者简介：　　作者：（美国）吴琼硕（Kyung Suk（Dan）Oh） （美国）袁兴朝（Xingchao（Chuck）Yuan）译者：李玉山 初秀琴 路建民