计算机原理与设计

第1章  计算机基础知识及性能评价  1.1  计算机系统概述    1.1.1  计算机系统的组成    1.1.2  计算机发展简史    1.1.3  计算机指令结构    1.1.4  CISC和RISC    1.

第1章 计算机基础知识及性能评价 1.1 计算机系统概述 1.1.1 计算机系统的组成 1.1.2 计算机发展简史 1.1.3 计算机指令结构 1.1.4 CISC和RISC 1.1.5 一些基本单位的意义 1.2 计算机的基本结构 1.2.I RISC CPU的基本结构 1.2.2 多线程CPU和多核CPU 1.2.3 存储层次和虚拟存储器管理 1.2.4 I/O接口和总线 1.3 如何提高计算机的性能 1.3.1 计算机性能和性能评价 1.3.2 踪迹驱动模拟和执行驱动模拟 1.3.3 高性能计算机和互联网络 1.4 硬件描述语言 1.5 习题第2章 逻辑电路及Verilog HDL简介 2.1 基本逻辑门和常用逻辑门 2.2 用Verilog HDL实现基本的逻辑操作 2.3 逻辑门的CMOS晶体管实现以及晶体管级的Verilog HDL 2.3.1 CMOS反向器 2.3.2 CMOS与非门和或非门 2.4 四种风格的Verilog HDL描述 2.4.1 晶体管开关级的Verilog HDL 2.4.2 逻辑门级的Verilog HDL 2.4.3 数据流风格的Verilog HDL 2.4.4 功能描述风格的Verilog HDL 2.5 常用的组合电路及其设计 2.5.1 多路选择器设计 2.5.2 译码器设计 2.5.3 32位移位器设计 2.6 时序电路的设计方法 2.6.1 D锁存器 2.6.2 D触发器 2.6.3 状态转移图及时序电路设计 2.7 习题第3章 计算机算法及其Verilog HDL实现 3.1 二进制整数 3.1.1 无符号二进制整数 3.1.2 补码表示的带符号二进制整数 3.2 加减法算法及Verilog HDL实现 3.2.1 加法器和减法器设计 3.2.2 先行进位加法器设计 3.3 乘法算法及Verilog HDL实现 3.3.1 无符号数乘法器设计 3.3.2 带符号数乘法器设计 3.3.3 无符号数Wallace树型乘法器设计 3.3.4 带符号数Wallace树型乘法器设计 3.4 除法算法及Verilog HDL实现 3.4.1 恢复余数除法器设计 3.4.2 不恢复余数除法器设计 3.4.3 带符号数不恢复余数除法器设计 3.4.4 Goldschmidt除法算法 3.4.5 Newton-Raphson除法算法 3.5 开方算法及Verilog HDL实现 3.5.1 恢复余数开方算法 3.5.2 不恢复余数开方算法 3.5.3 Goldschmidt开方算法 3.5.4 Newton-Raphson开方算法 3.6 习题第4章 指令系统及ALU设计 4.1 指令系统结构 4.1.1 操作数类型 4.1.2 数据在存储器中的存放方法 4.1.3 指令类型 4.1.4 指令结构 4.1.5 寻址方式 4.2 MIPS指令格式和通用寄存器定义 ……第5章 单周期CPU及其Verilog HDL设计第6章 异常和中断处理及其电路实现第7章 多周期CPU及其Verilog HDL设计第8章 流水线CPU及其Verilog HDL设计第9章 浮点算法及CPU Verilog HDL设计第10章 带有CPU的流水线CPU及其Verilog HDL设计第11章 多线程CPU及其Verilog HDL设计第12章 存储器和虚拟存储器管理第13章 带有cache及tlb和CPU的CPU设计第14章 多核CPU及其Verilog HDL设计第15章 输入/输出接口及设计第16章 高性能计算机及互联网络设计参考文献图索引表索引术语索引

李亚民教授长期从事计算机原理和体系结构的教学与研究，他的新书《计算机原理与设计--VerilogHDL版》讲述计算机原理、计算机设计以及如何用VerilogHDL实现设计。主要内容包括：计算机基础知识及性能评价方法；数字电路及VerilogHDL简介；计算机加、减、乘、除及开方的各种算法(包括WallaceTree快速乘法器和Newton-Raphson及Goldschmidt除法和开方算法)及其VerilogHDL实现；指令系统结构和ALU及多端口寄存器堆的VerilogHDL设计；单周期、多周期和流水线CPU的VerilogHDL设计；精确中断和异常处理及其电路实现；浮点算法及带有浮点部件FPU的流水线 CPU的VerilogHDL设计；多线程CPU的VerilogHDL设计：存储器、Cache和虚拟存储器管理以及带有Cache、TLB和FPU的CPU设计；多核CPU的VerilogHDL设计；异步通信接口UART、PS/2键盘与鼠标接口、视频图像阵列VGA接口、12C串行总线接口和PCI并行总线接口的VerilogHDL设计；高性能计算机及互联网络设计。书中的VerilogHDL源代码基本上都附有功能仿真波形，以便加深对计算机原理的理解和对计算机设计方法的掌握。 《计算机原理与设计--VerilogHDL版》可用作高等院校计算机及信息专业本科生和研究生教材，也可供自学者阅读。

李亚民教授长期从事计算机原理和体系结构的教学与研究，《计算机原理与设计--VerilogHDL版》是他近年来执教和科研的实践总结。统观全书，它贯穿了用Verilog HDL来描述计算机的各种部件和用VerilogHDL技术来设计CPU各部件。这是本书一个很重要的特点。这种描述和设计技术是要作者花费很大工夫自己去理解和实践的。单从这点而言，可见本书作者在著写本书时，要投入比著写一般“计算机原理”书籍更多的时间和心血。这个特点带给读者的好处是：学完本书后，不仅懂了计算机原理，也可以基本掌握计算机的一种重要的设计技术。