SystemVerilog验证

第1章验证导论

1.1验证流程

1.1.1不同层次上的测试

1.1.2验证计划

1.2验证方法学

1.3基本测试平台的功能

1.4定向测试

1.5方法学基础

1.6受约束的随机激励

1.7你的随机化对象是什么

1.7.1设备和环境配置

1.7.2输入数据

1.7.3协议异常、错误和违例

1.7.4时延和同步

1.7.5并行的随机测试

1.8功能覆盖率

1.8.1从功能覆盖率到激励的反馈

1.9测试平台的构件

1.10分层的测试平台

1.10.1不分层的测试平台

1.10.2信号和命令层

1.10.3功能层

1.10.4场景层

1.10.5测试的层次和功能覆盖率

1.11建立一个分层的测试平台

1.11.1创建一个简单的驱动器

1.12仿真环境的阶段

1.13最大限度的代码重用

1.14测试平台的性能

1.15结束语

第2章数据类型

2.1内建数据类型

2.1.1逻辑(logic)类型

2.1.2双状态数据类型

2.2定宽数组

2.2.1定宽数组的声明和初始化

2.2.2常量数组

2.2.3基本的数组操作for和foreach

2.2.4基本的数组操作复制和比较

2.2.5同时使用位下标和数组下标

2.2.6合并数组

2.2.7合并数组的例子

2.2.8合并数组和非合并数组的选择

2.3动态数组

2.4队列

2.5关联数组

2.6链表

2.7数组的方法

2.7.1数组缩减方法

2.7.2数组定位方法

2.7.3数组的排序

2.7.4使用数组定位方法建立记分板

2.8选择存储类型

2.8.1灵活性

2.8.2存储器用量

2.8.3速度

2.8.4排序

2.8.5选择最优的数据结构

2.9使用typedef创建新的类型

2.10创建用户自定义结构

2.10.1使用struct创建新类型

2.10.2对结构进行初始化

2.10.3创建可容纳不同类型的联合

2.10.4合并结构

2.10.5在合并结构和非合并结构之间进行选择

2.11类型转换

2.11.1静态转换

2.11.2动态转换

……

第3章过程语句和子程序

第4章连接设计和测试平台

第5章面向对象编程基础

第6章随机化

第7章线程以及线程间的通信

第8章面向对象编程的高级技巧指南

第9章功能覆盖率

第10章高级接口

第11章完整的SystemVerilog测试平台

第12章SystemVerilog与C语言的接口

　　本书可以作为学习SystemVerilog验证语言的初级阶段读物。书中描述了语言的工作原理并且包含了很多例子，这些例子演示了如何使用面向对象编程(OOP)的方法建立一个基本的、由覆盖率驱动并且受约束的随机分层测试平台。本书在创建测试平台方面有很多引导性的建议，能够帮你弄清楚为什么要使用类、随机化和功能覆盖率的概念。一旦你掌握了这门语言，就可以通过参考文献中所列举的方法学方面的书籍来学习关于建立测试平台的更多信息。　　本书讲解了SystemVerilog语言的工作原理，介绍了类、随机化和功能覆盖率等测试手段和概念，并且在创建测试平台方面提供了很多引导性的建议。本书借助大量的实例说明SystemVerilog的各种验证方法，以及如何根据实际的应用情况选择最优的方法达到尽可能高的覆盖率。而且，重点演示了如何使用面向对象编程(OOP)的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台，此外，还论述了SystemVerilog与C语言的接口技术。　　本书可供具有一定Vetilog编程基础的电路工程技术人员使用，也可作为高等院校电子类、自动化类、计算机类的学生参考书。