CMOS数字集成电路 : 分析与设计

Chapter 1 Introduction概论 1．1 Historical Perspective发展历史 1．2 Objective and Organization of the Book本书的目标和结构 1．3 A Circuit Design Example电路设计举例 1．4 Overview of VLSI Design MethodologiesVLSI 设计方法综述 1．5 VLSI Design FlowVLSI 设计流程 1．6 Design Hierarchy设计分层 1．7 Concepts of Regularity， Modularity， and Locality规范化、模块化和本地化的概念 1．8 VLSI Design StylesVLSI 的设计风格 1．9 Design Quality设计质量 1．10 Packaging Technology封装技术 1．11 Computer-Aided Design Technology计算机辅助设计技术 Exercise Problems习题

Chapter 2 Fabrication of MOSFETsMOS 场效应管的制造 2．1 Introduction概述 2．2 Fabrication Process Flow： Basic Steps制造工艺的基本步骤 2．3 The CMOS n-Well ProcessCMOS n 阱工艺 2．4 Evolution of CMOS TechnologyCMOS 技术的发展 2．5 Layout Design Rules版图设计规则 2．6 Full-Custom Mask Layout Design全定制掩膜版图设计 Exercise Problems习题

Chapter 3 MOS TransistorMOS 晶体管 3．1 The Metal Oxide Semiconductor （MOS） Structure金属-氧化物-半导体 （MOS） 结构 3．2 The MOS System Under External Bias外部偏置下的 MOS 系统 3．3 Structure and Operation of the MOS Transistor （MOSFET）MOS 场效应管 （MOSFET） 的结构和作用 3．4 MOSFET Current-Voltage CharacteristicsMOSFET 的电流-电压特性 3．5 MOSFET Scaling and Small-Geometry EffectsMOSFET 的收缩和小尺寸效应 3．6 MOSFET CapacitancesMOSFET 电容 Exercise Problems习题

Chapter 4 Modeling of MOS Transistors Using SPICE用 SPICE 进行 MOS 管建模 4．1 Introduction概述 4．2 Basic Concepts基本概念 4．3 The Level 1 Model Equations一级模型方程 4．4 The Level 2 Model Equations二级模型方程 4．5 The Level 3 Model Equations三级模型方程 4．6 State-of-the-Art MOSFET Models先进的 MOSFET 模型 4．7 Capacitance Models电容模型 4．8 Comparison of the SPICE MOSFET ModelsSPICE MOSFET 模型的比较 Appendix： Typical SPICE Model Parameters附录 典型 SPICE 模型参数 Exercise Problems习题

Chapter 5 MOS Inverters： Static CharacteristicsMOS 反相器的静态特性 5．1 Introduction概述 5．2 Resistive-Load Inverter电阻负载型反相器 5．3 Inverters with MOSFET LoadMOSFET 负载反相器 5．4 CMOS InverterCMOS 反相器 Appendix： Sizing Trends of CMOS Inverter with Small-Geometry Devices附录 小几何尺寸器件中 CMOS 反相器尺寸的发展趋势 Exercise Problems习题

Chapter 6 MOS Inverters： Switching Characteristics and Interconnect EffectsMOS 反相器的开关特性和体效应 6 1 Introduction概述 6 2 Delay-Time Denitions延迟时间的定义 6．3 Calculation of Delay Times延迟时间的计算 6．4 Inverter Design with Delay Constraints延迟限制下的反相器设计 6．5 Estimation of Interconnect Parasitics互连线电容的估算 6．6 Calculation of Interconnect Delay互连线延迟的计算 6．7 Switching Power Dissipation of CMOS InvertersCMOS 反相器的开关功耗 Appendix： Super Buffer Design附录 超级缓冲器的设计 Exercise Problems习题

Chapter 7 Combinational MOS Logic Circuits组合 MOS 逻辑电路 7．1 Introduction概述 7．2 MOS Logic Circuits with Pseudo-nMOS （pMOS） Loads带伪 nMOS（pMOS） 负载的 MOS 逻辑电路 7．3 CMOS Logic CircuitsCMOS 逻辑电路 7．4 Complex Logic Circuits复杂逻辑电路 7．5 CMOS Transmission Gates （Pass Gates）CMOS 传输门 Exercise Problems习题

Chapter 8 Sequential MOS Logic Circuits时序 MOS 逻辑电路 8．1 Introduction概述 8．2 Behavior of Bistable Elements双稳态元件的特性 8．3 The SR Latch CircuitSR 锁存电路 8．4 Clocked Latch and Flip-Flop Circuits钟控锁存器和触发器电路 8．5 Timing-Related Parameters of Clocked Storage Elements时钟存储器件的相关时序特性 8．6 CMOS D-Latch and Edge-Triggered Flip-FlopCMOS 的 D 锁存器和边沿触发器 8．7 Pulsed Latch-Based Clocked Storage Elements以时钟存储元件为基础的脉冲锁存器 8 8 Sense-Amplier-Based Flip-Flops基于灵敏放大器的触发器电路 8．9 Logic Embedding in Clocked Storage Elements时钟存储器件中的逻辑嵌入 8．10 Power Consumption of Clocking System and Power Savings Methodologies时钟系统的能耗及其节能措施 Appendix附录 Exercise Problems习题

Chapter 9 Dynamic Logic Circuits动态逻辑电路 9．1 Introduction概述 9．2 Basic Principles of Pass Transistor Circuits传输晶体管电路的基本原理 9．3 Voltage Bootstrapping电压自举技术 9．4 Synchronous Dynamic Circuit Techniques同步动态电路技术 9．5 Dynamic CMOS Circuit Techniques动态 CMOS 电路技术 9．6 High-Performance Dynamic CMOS Circuits高性能动态逻辑 CMOS 电路 Exercise Problems习题

Chapter 10 Semiconductor Memories半导体存储器 10．1 Introduction概述 10．2 Dynamic Random Access Memory （DRAM）动态随机存储器 （DRAM） 10．3 Static Random Access Memory （SRAM）静态随机存储器 （SRAM） 10．4 Nonvolatile Memory非易失存储器 10．5 Flash Memory闪存 10．6 Ferroelectric Random Access Memory （FRAM）铁电随机存储器 （FRAM） Exercise Problems习题

Chapter 11 Low-Power CMOS Logic Circuits低功耗 CMOS 逻辑电路 11．1 Introduction概述 11．2 Overview of Power Consumption功耗综述 11．3 Low-Power Design Through Voltage Scaling电压按比例降低的低功率设计 11．4 Estimation and Optimization of Switching Activity开关激活率的估算和优化 11．5 Reduction of Switched Capacitance减小开关电容 11．6 Adiabatic Logic Circuits绝热逻辑电路 Exercise Problems习题

Chapter 12 Arithmetic Building Blocks算术组合模块 12．1 Introduction概述 12．2 Adder加法器 12．3 Multipliers乘法器 12．4 Shifter移位器 Exercise Problems习题

Chapter 13 Clock and I/O Circuits时钟电路与输入输出电路 13．1 Introduction概述 13．2 ESD Protection静电放电 （ESD） 保护 13．3 Input Circuits输入电路 13．4 Output Circuits and L（di/dt） Noise输出电路和 L（di/dt） 噪声 13．5 On-Chip Clock Generation and Distribution片内时钟生成和分配 13．6 Latch-Up and Its Prevention闩锁现象及其预防措施 Appendix： Network-on-Chip： An Emerging Paradigm for Next-Generation SoCs附录 芯片网络：下一代片上系统的新范例 Exercise Problems习题

Chapter 14 Design for Manufacturability产品化设计 14．1 Introduction概述 14．2 Process Variations工艺变化 14 3 Basic Concepts and Denitions基本概念和定义 14．4 Design of Experiments and Performance Modeling实验设计与性能建模 14．5 Parametric Yield Estimation参数成品率的估计 14．6 Parametric Yield Maximization参数成品率的最大值 14．7 Worst-Case Analysis最坏情况分析 14．8 Performance Variability Minimization性能参数变化的最小化 Exercise Problems习题

Chapter 15 Design for Testability可测试性设计 15．1 Introduction概述 15．2 Fault Types and Models故障类型和模型 15．3 Controllability and Observability可控性和可观察性 15．4 Ad Hoc Testable Design Techniques专用可测试性设计技术 15．5 Scan-Based Techniques基于扫描的技术 15．6 Built-In Self-Test （BIST） Techniques内建自测 （BIST） 技术 15．7 Current Monitoring IDDQ Test电流监控 IDDQ 检测 Exercise Problems习题

References参考文献

Index索引

《CMOS数字集成电路：分析与设计（第4版 英文版）》详细讲述了CMOS数字集成电路的相关内容，为反映纳米级别CMOS技术的广泛应用和技术的发展， 全书在前版的基础上对晶体管模型公式和器件参数进行了修正，几乎全部章节都进行了重写，提供了反映现代 技术发展水平和电路设计的最新资料。全书共15章。第1章至第8章详细讨论MOS晶体管的相关特性和工作原 理、基本反相器电路设计、组合逻辑电路及时序逻辑电路的结构与工作原理；第9章至第13章主要介绍应用于 先进VLSI芯片设计的动态逻辑电路、先进的半导体存储电路、低功耗CMOS逻辑电路、数字运算和转换电路、 芯片的I/O设计；第14章和第15章分别讨论电路的产品化设计和可测试性设计这两个重要问题。

《CMOS数字集成电路：分析与设计（第4版 英文版）》国内多所院校采用；反映了纳米级别CMOS技术的广泛应用和技术的发展。