数字逻辑电路分析与设计

第0章绪论1

0.1计算机历史1

0.1.1最初的机械计算机1

0.1.2早期的电子计算机1

0.1.3前四代计算机2

0.1.4第五代计算机以及未来2

0.2数字系统3

0.2.1数字与模拟系统3

0.2.2层次化的数字系统设计4

0.3可储存程序的数字计算机的体系结构8

0.3.1计算机指令9

0.3.2计算机中信息表示方法10

0.3.3计算机硬件11

0.3.4计算机软件12

0.4小结14

参考文献14

第1章数制与编码15

1.1数制格式15

1.1.1位置表示法15

1.1.2常用的数制格式16

1.2运算17

1.2.1二进制运算18

1.2.2八进制运算20

1.2.3十六进制运算22

1.3数制的转换24

1.3.1转换方法24

1.3.2通用的转换算法27

1.3.3格式A到格式B=Ak的转换方法28

1.4有符号数的表示29

1.4.1符号幅度表示法30

1.4.2补码表示法31

1.5计算机编码42

1.5.1数字编码43

1.5.2字符和其他编码47

1.5.3检错码和纠错码50

1.6本章小结57

参考文献58

习题58

第2章逻辑代数61

2.1布尔代数的基本原理61

2.1.1基本公理61

2.1.2公理的文氏图表示62

2.1.3对偶性64

2.1.4布尔代数的基本定理65

2.2开关函数71

2.2.1真值表73

2.2.2开关函数的代数形式74

2.2.3标准形式的推导81

2.2.4不完全确定函数82

2.3开关电路84

2.3.1逻辑门电路84

2.3.2基本的逻辑功能器件85

2.4组合电路的分析95

2.4.1代数方法96

2.4.2时序图的分析98

2.5组合电路的设计综合102

2.5.1与或/与非电路网络102

2.5.2或与/或非电路网络103

2.5.3两级电路结构104

2.5.4与或反电路106

2.5.5因子提取法107

2.6应用108

2.7逻辑电路的计算机辅助设计111

2.7.1设计周期111

2.7.2数字电路建模112

2.7.3设计综合和输入工具117

2.7.4逻辑仿真122

2.8本章小结131

参考文献131

习题132

第3章开关函数的化简137

3.1化简目的137

3.2最小化方法的特点138

3.3卡诺图139

3.3.1维恩图和真值表的关系139

3.3.2四个及四个以上变量的卡诺图140

3.4标准形式的函数在卡诺图中的表示141

3.5应用卡诺图化简开关函数146

3.5.1卡诺图简化函数的原则147

3.5.2开关函数化简的术语148

3.5.3卡诺图推导函数最小SOP形式的算法149

3.6卡诺图化简逻辑函数(POS形式)155

3.6.1POS形式化简中的术语155

3.6.2卡诺图推导POS形式最简表达式的算法155

3.7含不定项的函数160

3.8使用卡诺图消除组合电路的时序竞争162

3.9QM表格法化简方法166

3.9.1覆盖流程169

3.9.2带不定项的函数化简172

3.9.3多输出系统的化简173

3.10Petrick算法176

3.11计算机辅助的函数化简177

3.11.1开关函数的合并项表示179

3.11.2求解主蕴含项的逻辑代数方法180

3.11.3找出基本主蕴含项181

3.11.4完成最小覆盖集合182

3.11.5其他化简算法184

3.12本章小结185

参考文献185

习题185

第4章组合逻辑电路器件193

4.1自顶向下的模块化设计方法193

4.2译码器195

4.2.1译码器电路结构195

4.2.2使用译码器实现逻辑功能196

4.2.3使能输入端198

4.2.4标准MSI译码器200

4.2.5译码器的应用203

4.3编码器207

4.3.1编码器电路结构208

4.3.2标准MSI编码器212

4.4多路复用器/数据选择器213

4.4.1多路复用器电路结构214

4.4.2标准MSI多路复用器216

4.4.3多路复用器的应用221

4.5多路分配器/数据分配器224

4.6二进制算术单元226

4.6.1基本二进制加法电路226

4.6.2MSI二进制加法器模块228

4.6.3高速加法单元231

4.6.4二进制减法电路234

4.6.5算术溢出检测236

4.7比较器237

4.8设计实例: 计算机的算术逻辑单元241

4.9模块化系统的计算机辅助设计247

4.9.1设计库248

4.9.2绘制层次化原理图248

4.10层次化系统的仿真251

4.11本章小结252

参考文献252

习题253

第5章可编程逻辑器件与组合逻辑电路设计259

5.1半定制逻辑器件259

5.2逻辑阵列电路260

5.2.1二极管数字逻辑电路260

5.2.2“与”逻辑阵列和“或”逻辑阵列261

5.2.3两级与或阵列263

5.2.4现场可编程“与”阵列和“或”阵列266

5.2.5输出极性控制268

5.2.6双向管脚控制以及信号反馈输入269

5.2.7商用可编程逻辑芯片272

5.3现场可编程逻辑阵列273

5.3.1FPLA的电路结构273

5.3.2利用FPLA实现逻辑函数273

5.4通用只读存储器278

5.4.1PROM电路结构278

5.4.2用PROM器件实现逻辑函数278

5.4.3查找表281

5.4.4通用只读存储器的应用282

5.4.5只读存储器技术282

5.5可编程逻辑阵列284

5.5.1PAL电路结构284

5.5.2用PAL实现逻辑函数功能285

5.5.3PAL的输出和反馈选项286

5.6PLD设计的CAD辅助设计工具290

5.6.1用PDL语言设计PLD291

5.6.2PDL描述文件的处理295

5.7本章小结296

参考文献296

习题297

第6章时序电路器件入门298

6.1时序电路的模型298

6.1.1方框图表示298

6.1.2状态表和状态图299

6.2存储单元301

6.3锁存器302

6.3.1置位/复位型锁存器302

6.3.2门控SR锁存器307

6.3.3延迟锁存器308

6.4触发器313

6.4.1主从SR触发器314

6.4.2主从式D触发器315

6.4.3主从式JK触发器316

6.4.4边沿触发式D触发器318

6.4.5边沿触发的JK触发器320

6.4.6T触发器321

6.4.7锁存器和触发器的小结323

6.5其他的存储器件324

6.6定时电路324

6.6.1单脉冲电路324

6.6.2555定时器324

6.7时序电路的原型设计326

6.8本章小结329

参考文献329

习题329第7章时序逻辑器件335

7.1移位寄存器335

7.1.1通用移位寄存器336

7.1.2标准TTL移位寄存器器件337

7.2电路设计实例346

7.2.1串行加法单元346

7.2.2串行累加器347

7.2.3并行累加器348

7.3计数器348

7.3.1同步二进制计数器348

7.3.2异步二进制计数器352

7.3.3减计数器355

7.3.4加/减计数器355

7.4模N计数器358

7.4.1同步BCD计数器358

7.4.2异步BCD计数器360

7.4.3模6和模12计数器363

7.4.4异步复位型模N计数器366

7.4.5同步复位型模N计数器366

7.5采用移位寄存器设计的计数器367

7.5.1环形计数器368

7.5.2扭环计数器371

7.6多序列计数器376

7.7数字小数比例乘法器376

7.7.1TTL比例乘法器378

7.7.2级联的数字比例乘法器381

7.8本章小结382

参考文献382

习题383第8章同步时序电路的分析和设计386

8.1同步时序电路模型386

8.1.1Mealy型时序电路387

8.1.2Moore型时序电路388

8.2时序电路的分析389

8.2.1时序电路状态图的分析390

8.2.2时序逻辑电路图的分析390

8.2.3小结398

8.3同步时序电路的综合399

8.3.1电路综合的过程400

8.3.2触发器的输入表401

8.3.3JK触发器的方程推导法403

8.3.4设计实例404

8.3.5算法状态机图420

8.3.6独热有限状态机的设计步骤424

8.4具有不定态的电路427

8.4.1状态赋值和电路实现428

8.5时序电路的计算机辅助设计429

8.5.1设计输入和综合430

8.5.2设计分析和验证434

8.6本章小结436

参考文献437

习题437第9章时序电路的简化444

9.1冗余状态444

9.1.1等价状态444

9.1.2等价和相容445

9.2状态化简(状态完全确定的时序电路)446

9.2.1状态观察446

9.2.2状态分组447

9.2.3状态蕴含表449

9.3状态不定时序电路的状态化简452

9.3.1状态的相容性453

9.3.2化简过程456

9.4最佳状态赋值方法462

9.4.1特殊状态赋值463

9.4.2状态赋值的原则465

9.4.3分组法472

9.4.4最优状态赋值475

9.5本章小结475

参考文献476

习题476第10章异步时序电路设计480

10.1异步时序电路的分类480

10.2脉冲模式异步时序电路分析481

10.3脉冲模式异步时序电路的设计486

10.3.1脉冲模式异步时序电路设计过程486

10.4基本模式异步时序电路分析492

10.4.1分析方法概述494

10.4.2表格表示法495

10.4.3分析过程496

10.5基本模式异步时序电路设计498

10.5.1综合过程498

10.6竞争、死锁和冒险506

10.6.1竞争与死锁507

10.6.2竞争的避免510

10.6.3无“临界”竞争的状态赋值512

10.6.4“冒险”516

10.6.5电路分析518

10.7本章小结518

参考文献518

习题518第11章时序电路可编程逻辑器件528

11.1输出锁存的可编程控制器件528

11.1.1现场可编程逻辑序列发生器532

11.1.2带输出锁存的PAL536

11.1.3带可编程逻辑宏单元的PLD537

11.2可编程门阵列544

11.2.1逻辑单元阵列544

11.2.2ACT FPGA器件549

11.3时序电路设计与PLD器件的选择551

11.4PLD设计实例552

11.5时序PLD的计算机辅助设计557

11.5.1用PDL设计时序电路559

11.5.2对PDL描述文件的处理563

11.6本章小结565

参考文献565

习题565第12章逻辑电路的测试及可测试性设计570

12.1数字逻辑电路测试570

12.2故障模型571

12.3组合逻辑电路测试572

12.3.1测试向量产生573

12.3.2不可测故障579

12.3.3多输出电路580

12.3.4故障检测向量集581

12.3.5故障定位和诊断584

12.3.6随机测试585

12.4时序逻辑电路测试586

12.5可测性设计589

12.5.1扫描路径设计589

12.6内置自测电路593

12.6.1伪随机测试向量生成593

12.6.2特征分析595

12.6.3内置逻辑块观测单元598

12.7板级和系统级边界扫描600

12.8本章小结603

参考文献603

习题604第13章系统设计实例609

13.1自动老虎游戏机609

13.1.1问题提出609

13.1.2系统需求和解决方案610

13.1.3逻辑设计611

13.2汽车密码锁619

13.2.1问题的提出619

13.2.2系统需求619

13.2.3逻辑设计621

13.3单车道交通控制器626

13.3.1系统需求627

13.3.2逻辑设计629

13.4超市收款机634

13.4.1系统需求635

13.4.2逻辑设计635

本书是来自三所大学的四位作者通力合作努力的成果结晶。除了经过出版商所赞助的大量业界评论意见外，在本书写作过程中，书稿在三所大学的各种课程中进行了实际教学应用，学生和授课老师的反馈意见也被吸收到本书的内容中。

（1）四位著名学者编写。
　　（2）全书分为基本理论级、电路模块级（组合电路+时序电路）和数字系统级三个层次，层次分明，概念清楚。
　　（3）超过250个丰富的示例，每章还提供了大量不同难易程度的习题，并且在最后一章给出了4个综合设计项目示例。
　　（4）非常适合作为高等学校相关专业低年级学生学习“数字逻辑”、“数字逻辑电路”或“数字电路技术”等课程的教材或教学参考书。