Cadence印刷电路板设计

第1章 PCB设计介绍

1.1 PCB设计的发展趋势

1.1.1 PCB的历史

1.1.2 PCB设计的发展趋势

1.2 PCB设计流程简介

1.3 高级PCB设计工程师的必备知识

1.4 基于Cadence平台的PCB设计

第2章 Allegro SPB平台简介

2.1 Cadence PCB设计解决方案

2.1.1 PCB Editor技术

2.1.2 高速设计

2.1.3 小型化

2.1.4 设计规划与布线

2.1.5 模拟/射频设计

2.1.6 团队协作设计

2.1.7 PCB Autorouter技术

2.2 Allegro SPB 软件安装

第3章 原理图和PCB交互设计

3.1 OrCAD Capture平台简介

3.2 OrCAD Capture平台原理图设计流程

3.2.1 OrCAD Capture设计环境

3.2.2 创建新项目

3.2.3 放置器件并连接

3.2.4 器件命名和设计规则检查

3.2.5 跨页连接

3.2.6 网表和Bom

3.3 OrCAD Capture平台原理图设计规范

3.3.1 器件、引脚、网络命名规范

3.3.2 确定封装

3.3.3 关于改板时候的器件名问题

3.3.4 原理图可读性与布局

3.4 正标与反标

3.5 设计交互

第4章 PCB Editor设计环境和设置

4.1 Allegro SPB工作界面

4.1.1 工作界面与产品说明

4.1.2 选项面板

4.2 Allegro SPB参数设置

4.3 Allegro SPB环境设置

第5章 封装库的管理和设计方法

5.1 PCB封装库简介

5.2 PCB封装命名规则

5.3 PCB封装创建方法实例

5.3.1 创建焊盘库

5.3.2 用Pad Designer 制作焊盘

5.3.3 手工创建PCB封装

5.3.4 自动创建PCB封装

5.3.5 封装实例以及高级技巧

5.4 PCB封装库管理

第6章 PCB设计前处理

6.1 PCB设计前处理概述

6.2 网表调入

6.2.1 封装库路径的指定

6.2.2 Allegro Design Authoring/Capture CIS网表调入

6.2.3 第三方网表

6.3 建立板框

6.3.1 手动绘制板框

6.3.2 导入DXF格式的板框

6.4 添加禁布区

6.5 MCAD-ECAD 协同设计

6.5.1 第一次导入Baseline的机械结构图

6.5.2 设计过程中的机械结构修改

6.5.3 设计结束后建立新的基准（Re-Baseline）

第7章 约束管理器

7.1 约束管理器（Constraint Manager）介绍

7.2 物理约束（Physical Constraint）与间距约束（Spacing Constraint）

7.2.1 Physical约束和Spacing约束介绍

7.2.2 建立Net Class

7.2.3 为Class添加对象（Assigning Objects to Classes）

7.2.4 设置Physical约束的Default规则

7.2.5 建立扩展Physical约束

7.2.6 为Net Class添加Physical约束

7.2.7 设置Spacing约束的Default规则

7.2.8 建立扩展Spacing约束

7.2.9 为Net Class添加Spacing约束

7.2.10 建立Net Class-Class间距规则

7.2.11 层间约束（Constraints By Layer）

7.2.12 Same Net Spacing约束

7.2.13 区域约束

7.2.14 Net属性

7.2.15 Component属性和Pin属性

7.2.16 DRC工作表

7.2.17 设计约束

7.3 实例：设置物理约束和间距约束

7.3.1 Physical约束设置

7.3.2 Spacing约束设置

7.4 电气约束（Electrical Constraint）

7.4.1 Electrical约束介绍

7.4.2 Wiring工作表

7.4.3 Impedance工作表

7.4.4 Min/Max Propagation Delays工作表

7.4.5 Relative Propagation Delay工作表

7.4.6 Total Etch Length工作表

7.4.7 Differential Pair工作表

7.5 实例：建立差分线对

第8章 PCB布局

8.1 PCB布局要求

8.2 PCB布局思路

8.2.1 接口器件，结构定位

8.2.2 主要芯片布局

8.2.3 电源模块布局

8.2.4 细化布局

8.2.5 布线通道、电源通道评估

8.2.6 EMC、SI、散热设计

8.3 布局常用指令

8.3.1 摆放元件

8.3.2 按照Room放置器件

8.3.3 按照Capture CIS原理图页面放置器件

8.3.4 布局准备

8.3.5 手动布局

8.4 其他布局功能

8.4.1 导出元件库

8.4.2 更新元件（Update Symbols）

8.4.3 过孔阵列（Via Arrays）

8.4.4 模块布局和布局复用

第9章 层叠设计与阻抗控制

9.1 层叠设计的基本原则

9.1.1 PCB层的构成

9.1.2 合理的PCB层数选择

9.1.3 PCB层叠设置的常见问题

9.1.4 层叠设置的基本原则

9.2 层叠设计的经典案例

9.2.1 四层板的层叠方案

9.2.2 六层板的层叠方案

9.2.3 八层板的层叠方案

9.2.4 十层板的层叠方案

9.2.5 十二层板的层叠方案

9.2.6 十四层以上单板的层叠方案

9.3 阻抗控制

9.3.1 阻抗计算需要的参数

9.3.2 利用Allegro软件进行阻抗计算

第10章 电源地处理

10.1 电源地处理的基本原则

10.1.1 载流能力

10.1.2 电源通道和滤波

10.1.3 直流压降

10.1.4 参考平面

10.1.5 其他要求

10.2 电源地平面分割

10.3 电源地正片铜皮处理

10.4 电源地处理的其他注意事项

10.4.1 前期Fanout

10.4.2 散热问题

10.4.3 接地方式

10.4.4 开关电源反馈线设计

第11章 PCB布线的基本原则与操作

11.1 布线概述及原则

11.1.1 布线中的DFM要求

11.1.2 布线中的电气特性要求

11.1.3 布线中的散热考虑

11.1.4 布线其他总结

11.2 布线规划

11.2.1 约束设置

11.2.2 Fanout

11.2.3 布线

11.3 手动布线

11.3.1 添加走线（Add Connect）

11.3.2 布线编辑命令

11.3.3 时序等长控制

11.4 各类信号布线注意事项及布线技巧

第12章 全局布线环境（GRE）

12.1 GRE功能简介

12.1.1 新一代的PCB布局布线工具

12.1.2 自动布线的挑战

12.1.3 使用GRE进行布局规划的优点

12.2 GRE高级布局布线规划

12.2.1 GRE参数设置

12.2.2 处理Bundle

12.2.3 规划Flow

12.2.4 规划验证

12.3 高级布局布线规划流程

12.4 高级布局布线规划实例

第13章 PCB测试

13.1 测试方法介绍

13.2 加测试点的要求

13.3 加入测试点

13.4 测试点的生成步骤

第14章 后处理和光绘文件输出

14.1 DFX概述

14.1.1 可制造性要求（DFM）

14.1.2 可装配性要求（DFA）

14.1.3 可测试性要求（DFT）

14.2 丝印（Silkscreen）

14.2.1 丝印调整

14.2.2 丝印设计常规要求

14.3 丝

《Cadence印刷电路板设计：Allegro PCB Editor设计指南》基于Cadence Allegro最新的设计平台，通过设计行业相关专家的经验分享、实例剖析，详细介绍了整个印刷电路设计的各个环节，以期对提高整个行业的设计水平有所帮助。
　　本书最大的特点是介绍了Cadence Allegro平台下对于PCB设计所有的工具，既对基本的PCB设计工具进行介绍，也结合了最新的工具，例如，全局布线环境（GRE）、射频设计、团队协同设计等。本书也介绍了Cadence最新的设计方法，例如，任意角度布线和针对最新的Intel的Romely平台下BGA弧形布线的支持，以及最新的埋阻、埋容的技术。