基于System Verilog硬件设计及建模

基于System Verilog硬件设计及建模

(英) 萨瑟兰 (Sutherland,S.) 等, 著

出版社:科学出版社

年代:2007

定价:30.0

书籍简介:

本书是“实用电子技术丛书”之一,本书共有11章组成。内容分别是System Verilog 介绍,System Verilog 语言确切的涵义和内置数据类型,System Verilog 自定义和计数值类型,System Verilog 排列、结构与合并,System Verilog 程序的模块、任务和函数,System Verilog 程序综述,用System Verilog 建模,System Verilog 设计步骤,System Verilog 界面,用System Verilog 进行一个完整的设计建模,建模的动作和处理标准。

书籍目录:

第1章SystemVerilog介绍

第2章SystemVerilog声明的位置

第3章SystemVerilog文本值和数据类型

第4章用户自定义和枚举数据类型

第5章数组、结构体和联合体

第6章SystemVerilog过程块、任务和函数

第7章过程语句

第8章有限状态机建模

第9章层次化设计

第10章接口

第11章一个完整设计的建模

第12章行为级和交易级建模

附录ASystemVerilog形式定义(BNF)

附录BVerilog和SystemVerilog保留关键字

附录CSUPERLOG的历史,即SystemVerilog的开端

内容摘要:

  本书深入浅出地介绍如何运用SystemVerilog在RTL级和系统级进行硬件建模设计。书中列举的大量实例均通过了硬件验证,并且是可综合的。通过这些实例的学习,读者可加深对SystemVerilog的理解。由于SystemVerilog将逐渐成为主导的HDL,因此本书的内容对现在及将来的硬件设计师、架构师和验证工程师均有很高的实用价值。  本书是介绍SystemVerilog(Verilog-2005)的实用图书。书中深入浅出地介绍SystemVerilog相比于Vetilog新增加的特性,包括新的数据类型、操作符、过程块语句以及适于SoC设计的接口结构,这些新增加的特性大大提高Verilog的高层抽象能力,弥补Verilog底层描述能力强但系统级描述能力弱的缺点。为了进一步说明这些新的数据类型、操作符和过程语句,本书对Verilog语句中的数据类型、操作符以及过程语句的仿真行为进行深入的分析,以便于读者加深对Verilog的理解。此外,本书还介绍SysternVei。ilog增加的一些系统连接描述方法,相对于Verilog-2001,这些方法可以进_步简化系统连接,提高设计效率。本书提供许多代码例子,这些例子可以从网上下载,有助于读者对SystemVerilog的学习。  本书可供具有一定Verilog基础的电路设计工程技术人员使用,同时可作为高等院校相关专业学生参考书。

书籍规格:

书籍详细信息
书名基于System Verilog硬件设计及建模站内查询相似图书
丛书名实用电子技术丛书
9787030198778
如需购买下载《基于System Verilog硬件设计及建模》pdf扫描版电子书或查询更多相关信息,请直接复制isbn,搜索即可全网搜索该ISBN
出版地北京出版单位科学出版社
版次1版印次1
定价(元)30.0语种简体中文
尺寸24装帧平装
页数印数

书籍信息归属:

基于System Verilog硬件设计及建模是科学出版社于2007.出版的中图分类号为 TP312 的主题关于 硬件描述语言,Verilog HDL-程序设计 的书籍。