出版社:清华大学出版社
年代:2003
定价:25.0
本书是相关领域著名人士编写,是讲授基于Verilog的综合技术的理想教材,通过提供便于理解的、与综合技术相关的Verilog语义,全面介绍了Verilog HDL综合技术。书中列举了大量可综合了Verlog HDL模型示例,展示了各种Verilog结构所得出的硬件,以及如何剪裁Verilog程序以获得所期望的硬件,为学生和刚刚从事逻辑设计的人提供了系统掌握HDL综合的捷径。其中优化逻辑验证设计等深层证题,使得初学者和有经验的设计者都能获益。
译者序原书序前言第1章 基础知识 1.1 什么是综合? 1.2 设计流程中的综合 1.3 逻辑值体系 1.4 位宽 1.5 值保持器的硬件建模第2章 从Verilog结构到逻辑门 2.1 持续赋值语句 2.2 过程赋值语句 2.3 逻辑算符 2.4 算术算符 2.5 关系算符
译者序原书序前言第1章 基础知识 1.1 什么是综合? 1.2 设计流程中的综合 1.3 逻辑值体系 1.4 位宽 1.5 值保持器的硬件建模第2章 从Verilog结构到逻辑门 2.1 持续赋值语句 2.2 过程赋值语句 2.3 逻辑算符 2.4 算术算符 2.5 关系算符 2.6 相等性算符 2.7 移位算符 2.8 向量运算 2.9 部分选取 2.10 位选取 2.11 条件表达式 2.12 always语句 2.13 if语句 2.14 case语句 2.15 再谈锁存器推导 2.16 循环语句 2.17 触发器的建模 2.18 再谈阻塞式和非阻塞式赋值 2.19 函数 2.20 任务 2.21 使用x值和z值 2.22 门级建模 2.23 模块实例化语句 2.24 参数化的设计第3章 建模示例 3.1 组合逻辑的建模 3.2 时序逻辑的建模 3.3 存储器的建模 3.4 编写布尔等式 3.5 有限状态机的建模 3.6 通用移位寄存器的建模 3.7 ALU的建模 3.8 计数器的建模 3.9 参数化加法器的建模 3.10 参数化的比较器的建模 3.11 译码器的建模 3.12 多路选择器的建模 3.13 参数化的奇偶校验生成器的建模 3.14 三态门的建模 3.15 数据流检测模型 3.16 阶乘模型 3.17 UART模型 3.18 纸牌21点模型第4章 模型的优化 4.1 资源分配 4.2 公共子表达式 4.3 代码移位 4.4 公因子提取 4.5 交换律和结合律 4.6 其他优化手段 4.7 触发器和锁存器的优化 4.8 设计规模 4.9 使用括号第5章 验证 5.1 测试平台 5.2 赋值语句中的延迟 5.3 悬空的端口 5.4 遗失的锁存器 5.5 再谈延迟 5.6 事件表 5.7 综合指令 5.8 变量的异步预置位 5.9 阻塞式和非阻塞式赋值附录A 可综合的语言结构附录B 通用库参考文献
本书的鲜明特色在于帮助读者全面、正确地理解Verilog硬件描述语言的综合。本书以电路综合为目标,针对各种语言结构逐一讨论了其可综合性、仿真与综合时的语义差别以及相关的各种相关的各种用法,给出了大量示例,对各种似是而非的用法作了对比,指出了其语义差别和所综合出的电路在功能上的差异。本书的另一特色在于详细介绍了设计模型的优化技术和验证技术。本书内容全面、深入浅出、适用面广,对于已经采用或打算采用Verilog语言作为电路设计手段的学生和工程人员而言是一本不可多得的好书。
通过本书,您可以:
·迅速开始编写可综合的Verilog模型。
·获悉哪些语言结构可用于综合,这些结构如何映射成硬件,以得到所期望的逻辑电路。
·学习如何避免功能的不匹配。
·立即开始使用许多常用的硬件元件模型,或针对应用稍作修改后为己所用。
书籍详细信息 | |||
书名 | Verilog HDL综合实用教程站内查询相似图书 | ||
9787302077145 《Verilog HDL综合实用教程》pdf扫描版电子书已有网友提供资源下载链接,请点击下方按钮查看 | |||
出版地 | 北京 | 出版单位 | 清华大学出版社 |
版次 | 1版 | 印次 | 1 |
定价(元) | 25.0 | 语种 | 简体中文 |
尺寸 | 26 | 装帧 | 平装 |
页数 | 印数 | 5000 |
Verilog HDL综合实用教程是清华大学出版社于2004.01出版的中图分类号为 TP312 的主题关于 硬件描述语言,Verilog HDL-程序设计-教材 的书籍。
简弘伦, 编著
(美) 巴斯克 (Bhasker,J.) , 著
贺敬凯, 编著
(美) 帕尔尼卡 (Palnitkar,S.) , 著
吴继华, 王诚, 编著
(美) 帕尔尼卡 (Palnitkar,S.) , 著
刘波, 编著
王建民, 田晓华, 江晓林, 编著
常晓明等, 编著