Cadence系统级封装设计

第1章 系统级封装设计介绍 1

1.1 系统级封装的发展趋势 1

1.2 系统级封装研发流程 2

1.3 系统级封装基板设计流程 3

1.4 Cadence 公司的SiP 产品 4

第2章 封装设计前的准备 6

2.1 SiP的基本工作界面 6

2.2 SiP的环境变量 10

2.3 Skill语言和菜单的配置 12

2.4 基本命令 13

第3章 系统封装设计基础知识 34

3.1 封装设计的常见类型 34

3.2 新的设计 35

3.3 层叠的设置 37

3.4 创建焊盘（PADSTACK） 39

3.5 DXF文件的导入 46

第4章 建立芯片零件封装 48

4.1 建立芯片零件封装5种方法应用介绍 48

4.2 Die Text-In Wizard方法 49

4.3 Die Generator方法 52

4.4 Die Symbol Editor方法 55

4.1.1 Create die symbol 55

4.4.2 Die Symbol Editor 60

4.5 D.I.E格式文件导入方法 61

4.6 DEF格式文件导入方法 62

第5章 建立BGA零件库 64

5.1 创建BGA零件库 64

5.2 带向导的BGA零件库 67

5.3 BGA Generator 72

5.4 BGA Text-In Wizard 76

第6章 导入网表文件 80

6.1 网表文件介绍 80

6.2 Login in方法 80

6.3 Netlist-in Wizard方法 82

6.4 Auto assign Net方法 84

6.5 Creat Net、Assign Net和Deassign Net方法 85

6.5.1 Create Net方法 85

6.5.2 Assign Net方法 86

6.5.3 Deassign Net方法 86

6.6 编辑网络的其他方法 87

6.6.1 Multi-Net Assignment方法 87

6.6.2 布线自动分配网络 88

6.6.3 Purge Unused Nets方法 89

第7章 电源铜带和键合线设置 90

7.1 区域设置 90

7.2 建立电源铜带 91

7.3 建立引线键合线 95

7.3.1 键合线限制条件 95

7.3.2 设置键合线线型 97

7.3.3 添加键合线 98

7.3.4 编辑键合线设置 102

7.4 Interposer 118

7.5 Spacer 120

7.6 Die Stacks 120

7.7 3D viewer 122

第8章 约束 126

8.1 约束管理器（Constraint Manager）介绍 126

8.2 物理约束（Physical Constraint）与间距约束（Spacing Constraint） 130

8.2.1 Physical约束和Spacing约束介绍 130

8.2.2 建立Net Class 131

8.2.3 为Class添加对象（Assigning Objects to Classes） 131

8.2.4 设置Physical约束的Default规则 133

8.2.5 建立扩展Physical约束 134

8.2.6 为Net Class添加Physical约束 135

8.2.7 设置Spacing约束的Default规则 136

8.2.8 建立扩展Spacing约束 136

8.2.9 为Net Class添加Spacing约束 137

8.2.10 建立Net Class-Class间距规则 138

8.2.11 层间约束（Constraints By Layer） 138

8.2.12 Same Net Spacing约束 139

8.2.13 区域约束 139

8.2.14 Net属性 142

8.2.15 Component属性和Pin属性 142

8.2.16 DRC工作表 143

8.2.17 设计约束 143

8.3 实例：设置物理约束和间距约束 144

8.3.1 Physical约束设置 145

8.3.2 Spacing约束设置 147

8.4 电气约束（Electrical Constraint） 148

8.4.1 Electrical约束介绍 148

8.4.2 Wiring工作表 149

8.4.3 Impedance工作表 150

8.4.4 Min/Max Propagation Delays工作表 150

8.4.5 Relative Propagation Delay工作表 151

8.4.6 Total Etch Length工作表 152

8.4.7 Differential Pair工作表 152

8.5 实例：建立差分线对 156

第9章 布线和铺铜 161

9.1 布线（Routing） 161

9.1.1 手动布线（Manual Routing） 161

9.1.2 自动布线（Auto Routing） 171

9.1.3 添加泪滴Add fillets 179

9.2 Power and Gnd layer shape 183

9.2.1 正片与负片 183

9.2.2 添加Shape 184

9.2.3 Shape参数设置 186

9.2.4 复制Shape 190

9.2.5 编辑Shape 190

9.3 实例：建立正片动态Shape 193

9.4 实例：分割平面 194

第10章 后处理和制造输出 197

10.1 Degassing 197

10.2 Bond Finger Soldermask 199

10.3 Plating Bar的建立和删除 200

10.4 Plating Bar Check 201

10.5 Report 201

10.6 钻孔文件 203

10.6.1 建立钻孔图 204

10.6.2 Drill Customization Spreadsheet 205

10.6.3 建立NC参数文件 207

10.6.4 输出NC Drill文件 208

10.7 光绘 208

10.7.1 光绘介绍 208

10.7.2 添加Photoplot Outline 209

10.7.3 光绘参数设置 210

10.7.4 建立底片控制记录 213

10.7.5 输出光绘文件 215

10.7.6 查看光绘文件 216

10.8 输出DXF文件 217

10.9 实例：制造输出 219

10.9.1 输出NC Drill文件 221

10.9.2 输出光绘文件 224

第11章 协同设计 230

11.1 协同设计概述 230

11.2 独立式协同设计 231

11.3 实时协同设计 237

参考资料 238

《Cadence系统级封装设计--Allegro SiP\\APD设计指南》由王辉、黄冕、李君编著，主要通过实例分析、实验验证，结合理论分析和Cadence EDA工具的应用，来说明系统级封装设计的整个过程，帮助读者快速进入电子设计领域。 本书主要介绍系统级封装的设计方法，系统级封装从20世纪90年代提出概念到现在，已经进入多家学术机构和企业大规模投入资源进行研究与应用的阶段，它是今后电子技术发展的主要方向之一。系统级封装技术（System in Package）是一种把多个有源器件（芯片）和无源器件（电阻、电容、电感等）集成在一个封装里的高密度集成技术。用户采用系统级封装技术可把原来需要用PCB来实现的系统缩小为一个高密度封装，以满足用户对系统小型化、多功能、低功耗、高可靠性的要求。相对系统级芯片设计技术（System On Chip，SOC）而言，系统级封装技术可在同一个封装内集成多个采用不同半导体工艺的芯片，具备兼容多种IC（Integrated Circuit ）工艺的优势，同时也具有缩短研发周期的优势。相对PCB设计来说，系统级封装技术由于采用更加紧密的器件布局，更短的信号线长度，其可以降低系统功耗和提高信号性能。 Allegro SiP和APD的软件是Cadence公司的重要产品之一，并于2009年11月推出了SPB16.3 版，功能更加强大，本书是基于SPB16.3的基础写作的。本书主要是结合书中的具体实例，通过实际操作来熟悉系统级封装设计的过程和方法。本书需要的实验数据可以到www.pcbbbs.com和www.cadence.com.cn网站下载。 《Cadence系统级封装设计--Allegro SiP\\APD设计指南》由王辉、黄冕、李君编著，主要介绍系统级封装的设计方法。本书共分为11章：第1章系统级封装设计介绍，介绍系统级封装的历史和发展趋势， 以及对SiP、RFSiP、PoP等封装的展望。第2章封装设计前的准备，主要结合工具，了解一些常见的命令和工作环境，本章中有部分内容，可以在学完本书后再进行练习。第3章系统封装设计基础知识，主要是了解一些设计的数据，如芯片（Die）、BGA、基板厂所用的参数。第4章建立芯片零件封装，主要介绍如何创建Die的零件库。第5章建立BGA零件库，介绍如何创建BGA的零件库。第6章导入网表文件，可以根据实际情况建立DIE和BGA之间的连线关系。第7章电源铜带和键合线设置，主要介绍建立电源铜带、建立引线键合线等内容。第8章约束管理器，介绍了使用约束管理器建立物理约束和间距约束等。第9章布线和铺铜，包括使用手动布线命令和自动布线命令进行布线等。第10章后处理和制造输出，介绍了为铺铜区域添加degassing孔、为Bond Finger建立阻焊开窗等。第11章协同设计，包括独立式协同设计、实时的协同设计。 《Cadence系统级封装设计--Allegro SiP\\APD设计指南》适合从事系统级封装设计相关工作的人员参考学习，也可作为高等院校相关专业师生的参考书。