SiP系统级封装设计与仿真

第1章　Mentor公司SiP设计仿真平台

1.1　从Package到SiP的发展

1.2　Mentor公司SiP技术的发展

1.3　Mentor SiP设计与仿真平台

1.3.1　平台简介

1.3.2　原理图输入

1.3.3　系统设计协同

1.3.4　SiP版图设计

1.3.5　信号完整性和电源完整性仿真

1.3.6　热分析仿真

1.3.7　Mentor SiP设计仿真平台的优势和先进性

1.4　在Mentor SiP平台中完成的项目介绍

第2章　封装基础知识

2.1　封装的定义与功能

2.2　封装技术的演变与发展

2.3　SiP及其相关技术

2.3.1　SiP技术的出现

2.3.2　SoC与SiP

2.3.3　SiP相关的技术

2.4　封装市场发展

2.5　封装厂家

2.5.1　传统封装厂家

2.5.2　不同领域的SiP封装企业

2.6　裸芯片提供商

第3章　SiP生产流程

3.1　BGA—主流的SiP封装形式

3.2　SiP 封装生产流程

3.3　SiP封装的三要素

第4章　新兴封装技术

4.1　TSV（硅通孔）技术

4.1.1　TSV介绍

4.1.2　TSV技术特点

4.1.3　TSV的应用领域和前景

4.2　IPD（Integrated Passive Device）技术

4.2.1　IPD介绍

4.2.2　IPD的优势

4.3　PoP（Package on Package）技术

4.3.1　3D SiP的局限性

4.3.2　PoP的应用

4.3.3　PoP设计的重点

4.4　代表电子产品（苹果A4处理器）

第5章　SiP设计与仿真流程

5.1　SiP的设计与仿真流程

5.2　Mentor环境中的设计与仿真流程

5.2.1　库的建立

5.2.2　原理图设计

5.2.3　版图设计

5.2.4　设计仿真

第6章　中心库的建立及管理

6.1　中心库的结构

6.2　Dashboard介绍

6.3　原理图符号库的建立

6.4　裸芯片Cell库的建立

6.4.1　创建裸芯片Padstack

6.4.2　创建裸芯片Cell

6.5　BGA Cell库的建立

6.5.1　创建BGA Padstack

6.5.2　手工创建BGA Cell

6.5.3　使用Die Wizard创建BGA Cell

6.5.4　LP Wizard专业建库工具

6.6　Part库的建立

6.7　通过Part创建Cell

第7章　原理图输入

7.1　网表输入

7.2　基本原理图输入

7.2.1　启动DxDesigner

7.2.2　新建项目

7.2.3　设计检查

7.2.4　设计规则设置

7.2.5　设计打包Package

7.2.6　输出Partlist

7.2.7　原理图中文输入

7.2.8　进入版图设计环境

7.3　基于DxDataBook的原理图输入

7.3.1　DxDataBook介绍

7.3.2　DxDataBook使用

7.3.3　元器件属性的校验和更新

第8章　多版图项目管理与原理图多人协同设计

8.1　多版图项目管理

8.1.1　SiP与PCB协同设计的需求

8.1.2　多版图项目设计流程

8.2　原理图多人协同设计

8.2.1　协同设计的思路

8.2.2　原理图多人协同设计的操作方法

第9章　版图的创建与设置

9.1　创建版图模板

9.1.1　版图模板定义

9.1.2　创建SiP版图模板

9.2　创建版图项目

9.2.1　创建SiP项目

9.2.2　进入版图设计环境

9.3　版图相关设置与操作

9.3.1　版图License控制介绍

9.3.2　鼠标操作方法

9.3.3　三种常用操作模式

9.3.4　显示控制 Display Control

9.3.5　编辑控制 Editor Control

9.3.6　参数设置 Setup Parameters

9.4　版图布局

9.4.1　元器件布局

9.4.2　网络自动优化

9.5　版图中直接查看原理图-eDxD View

9.6　版图中文输入

第10章　约束规则管理

10.1　CES约束编辑系统

10.2　方案Scheme

10.2.1　创建方案Scheme

10.2.2　在版图设计中应用Scheme

10.3　定义基板的层叠及其物理参数

10.4　网络类规则 Net Class

10.4.1　创建网络类并指定网络到网络类

10.4.2　定义网络类规则

10.5　间距规则 Clearance

10.5.1　间距规则的创建与设置

10.5.2　通用间距规则

10.5.3　网络类到网络类间距规则

10.6　约束类 Constraint Class

10.6.1　新建约束类并指定网络到约束类

10.6.2　电气约束分类

10.6.3　编辑约束组

10.7　CES和版图数据交互

第11章　Wire Bonding设计

11.1　Wire Bonding概述

11.2　Bond Wire 模型

11.2.1　Bond Wire模型定义

11.2.2　Bond Wire模型参数

11.3　Wire Bonding工具栏及其应用

11.3.1　手动添加Bond Wire

11.3.2　移动及旋转Bond Pad

11.3.3　自动添加Bond Wire及Power Ring

11.3.4　Bond Wire规则设置

11.3.5　实时Bond Wire编辑器Wire Model Editor

第12章　腔体及芯片堆叠设计

12.1　腔体Cavity

12.1.1　腔体的定义

12.1.2　腔体的创建

12.1.3　将芯片放置到腔体中

12.1.4　在腔体中键合

12.1.5　埋入式腔体设计及将分立器件埋入基板

12.2　芯片堆叠

12.2.1　芯片堆叠的概念

12.2.2　芯片堆叠的创建

12.2.3　并排堆叠芯片

12.2.4　调整堆叠中芯片的相对位置

12.2.5　芯片堆叠的键合

第13章　FlipChip及RDL设计

13.1　FlipChip的概念及特点

13.2　RDL的概念

13.3　RDL设计

13.3.1　Bare Die及RDL库的建立

13.3.2　RDL原理图设计

13.3.3　RDL版图设计

13.4　FlipChip设计

13.4.1　FlipChip原理图设计

13.4.2　FlipChip版图设计

第14章　布线与敷铜

14.1　布线

14.1.1　布线综述

14.1.2　手工布线

14.1.3　Plow布线模式

14.1.4　Gloss平滑模式

14.1.5　固定Fix和锁定Lock

14.1.6　层的切换

14.1.7　移动导线和过孔

14.1.8　电路复制

14.1.9　半自动布线

14.1.10　自动布线

14.1.11　差分对布线

14.1.12　长度控制布线

14.2　敷铜

14.2.1　敷铜定义

14.2.2　敷铜设置

14.2.3　绘制敷铜形状

14.2.4　修改敷铜形状

14.2.5　生成负片敷铜

14.2.6　删除敷铜数据

14.2.7　检验敷铜数据

第15章　埋入式电阻、电容设计

15.1　埋入元器件技术的发展

15.1.1　分立式埋入技术

15.1.2　平面式埋入技术

15.2　埋入式电阻、电容的工艺和材料

15.2.1　埋入式电阻电容的工艺Processes

15.2.2　埋入式电阻、电容的材料Materials

15.2.3　电阻材料的非线性特征

15.3　电阻、电容自动综合

15.3.1　自动综合前的准备

15.3.2　电阻自动综合

15.3.3　电容自动综合

第16章　RF射频电路设计

16.1　RF SiP技术

16.2　Mentor RF设计流程

16.3　RF原理图设计

16.3.1　RF元器件库的配置

……

《SiP系统级封装设计与仿真：Mentor Expedition Enterprise Flow 高级应用指南》重点基于Mentor Expedition Enterprise Flow设计平台，介绍了SiP设计与仿真的全流程。特别对键合线（Wire Bonding）、芯片堆叠（Die Stacks）、腔体（Cavity）、倒装焊（Flip Chip）及重分布层（RDL）、埋入式无源元件（Embedded Passive Component）、参数化射频电路（RF）、多版图项目管理、多人实时协同设计（Xtreme）、3D实时DRC等最新的SiP设计技术及方法做了详细的阐述。在本书的最后一章介绍了SiP仿真技术，并通过实例阐述了SiP的仿真方法。

　　本书适合SiP设计用户、封装及MCM设计用户，PCB设计的高级用户，所有对SiP技术感兴趣的设计者和课题领导者，以及寻求系统小型化、低功耗、高性能解决方案的科研工作者。